会上Vivado专家给Xilinx Vivado的用户主要介绍了高级综合技术、高级时序收敛技巧、Vivado中的版本管理等内容，这也是广大Xilinx Vivado用户最为关心的一些问题。此外，我惊喜地发现国内知名的百度公司也已经使用了Xilinx的FPGA进行搜索引擎的加速，这充分地说明了Xilinx FPGA越来越被广泛的应用到不同的领域。同时，我们也很高兴地看到Xilinx FPGA在多个领域的应用已经处于第一的位置。

      通过这次大会，可以看到越来越多的传统软件公司都在使用FPGA来应对越来越严峻的大数据处理以及数据处理效率的问题，这些问题都是传统x86计算机结构所不能解决的问题。同时， Xilinx FPGA用户对Xilinx的Vivado HLS工具越来越感兴趣，出现了很多公司使用HLS工具的应用案例。软件和硬件的协同设计成为了未来大数据处理的发展方向。

      在会上Xilinx FPGA用户提了一些使用中的问题，期间何宾老师也同Xilinx Vivado设计团队的专家进行了技术交流，下面将这些常见问题以及解决方法总结如下：

（1）对于HLS的使用问题，是这次大会用户提问最多，也是他们最感兴趣的问题。比如：C语言与HDL相比，设计效率问题，以及优化问题等。通过我对HLS工具的深入研究和分析，发现要想高效率的使用C语言对FPGA进行设计，也就是使用HLS工具高效率的将C语言转换成HDL代码，需要软件工程师知道C语言如何翻译成底层的RTL代码的，建议HLS设计者可以使用C语言，编写一些简单的算法和模块，然后深入研究转换后的RTL级设计代码。这样，才能熟练使用C语言和HLS工具进行高效的FPGA设计工作。我建议在进行FPGA设计时，一些逻辑接口仍然采用传统的HDL语言实现，而对于算法来说，就应该使用C语言和HLS工具进行实现。

（2）对于时序收敛的问题，这两次会议都是Xilinx Vivado用户特别专注的问题。从我和Xilinx Vivado专家的交流中，我们都一致认为，编写好的HDL代码是至关重要的，这就要求FPGA设计者在设计时，需要知道所设计的HDL代码将来如何和FPGA内部的逻辑资源进行对应，再好的工具也只能起辅助的作用，高效的HDL代码是时序收敛的重要保证。

（3）此外，我也和Vivado团队的专家讨论，由于Xilinx启用了新的Vivado设计工具，将来在学生在学习FPGA设计时，如何将Vivado工具引入到教学中，对这个问题我们进行了深入的交流和探讨。

      在这里对Xilinx Vivado团队的专家们表示感谢，多年来他们提供了大量的技术支持和帮助，使得我能够快速的通过相关书籍的编写将Xilinx Vivado工具向中国教育界和工业界进行普及和推广，助力中国创新中国智造。同时，这些专家愿意在未来我对Xilinx FPGA相关书籍修改的过程中，提供更进一步的技术支持和帮助，相信在这些专家的帮助下，我能将更精彩的基于Vivado工具的设计案例奉献给中国国内的广大Xilinx FPGA设计者。